inkrementieren eines std_logic_vectors

Gast #1676493
Lesenswert?
• ▲
▼
Hi,

irgenwas haut nicht hin. Gibt es eine Abkürzung das so enfach wie 
möglich zu machen?
Randbedingungen:

USE ieee.NUMERIC_STD.all;

SIGNAL frame_err_0_reg : std_logic_vector( 15 DOWNTO 0 );
frame_err_0_reg<=std_logic_vector(TO_UNSIGNED(to_integer(unsigned(frame_ 
err_0_reg))+  1));


Ich birings gerade nicht zusammen. :-/
Und warum ist das nicht in NUMERIC_STD mit drin, dass direkt zu machen?

Danke

Gruß Hochpass
Gast #1676533
Lesenswert?
• ▲
▼
Hallo Hochpass,

mal abgesehen von der Tatsache dass Du dein Problem selbst geloest hast:

>Und warum ist das nicht in NUMERIC_STD mit drin, dass direkt zu machen?

lautet die Antwort: Weil ein std_logic_vector per se keine Zahl 
darstellt.
Du kannst den Vector zwar als Zahl interpretieren, musst dem 
Synthesetool jedoch mitteilen wie Du diese Zahl interpretiert haben 
moechtest (Signed oder unsigned).

Im alternativen arith-Paket muss dies durch ein zus. Paket 
(signed/unsigned) gemacht werden...

Gruss

Andreas

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.