Startzustand D-FF?

[Malte Struebert (Gast)]

Hi,

wenn ich ein 74AC74 D-FlipFlop wie folgt beschalte, welchen
Startzustand bekomme ich dann nach dem Einschalten wenn kein Clock Puls
erfolgt bzw. dieser zum einschaltzustand auf Low-Pegel ist und bleibt:

- Direct Set = VCC
- Direct Clear = VCC
- Data Input (D) = X (zufalls Zustand)
- Clock Pluse = Low (kein Wechsel von High auf low bzw. low auf high)

Ich muss das IC so beschalten das am Ausgang Low-Pegel anliegt bis ein
entsprechener Clock Pluse am FF anliegt.

Gruß
Malte.

[crazy horse (Gast)]

wenn nicht extra im Datenblatt was anderes steht, ist der Zustand
undefiniert. Gelöst wird das üblicherweise mit einem RC-Glied an einem
der beiden Eingänge.

[Malte Struebert (Gast)]

Hi,

wenn die beiden Set bzw. Clear Eingänge active Low sind und ich an den
Set eingang ein RC Glied schalte so das der Set eingang später auf High
geht müsste ich am Ausgang einen Low-Pegel haben oder verdreh ich das
ganze jetzt?

Wie wird das RC Glied i.d.r dimensioniert, ich nehme an sehr kleinen C
und kleinen R da es ja nur auf ein paar ms ankommt.

Gruß
Malte.