recycling algorithmic adc der Xmega D -Reihe

Manu Gast #1797399
Lesenswert?
• ▲
▼ 
Hallo,

für meine Bachelor-Thesis würde ich gerne wissen welche ADC-Architektur 
der ATxmega16D4 nutzt.

Diesbezüglich habe ich den Support kontaktiert:

Ergebnis:

(Xmega A-Serie = pipelinded ADC, ist mir bekannt)
Xmega D-Serie = recycling algorithmic ADC

Kann mir jemand erklären wie ein "recycling algorithmic ADC"  arbeitet 
bzw. eine deutsche Bezeichnung liefern? (oder Link) Ich habe von so 
einer Architektur noch nichts gehört. Im Internet hab ich auch noch 
keine zufriedenstellenden Erklärungen gefunden.

Danke!
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.