recycling algorithmic adc der Xmega D -Reihe

Hallo,

für meine Bachelor-Thesis würde ich gerne wissen welche ADC-Architektur 
der ATxmega16D4 nutzt.

Diesbezüglich habe ich den Support kontaktiert:

Ergebnis:

(Xmega A-Serie = pipelinded ADC, ist mir bekannt)
Xmega D-Serie = recycling algorithmic ADC

Kann mir jemand erklären wie ein "recycling algorithmic ADC"  arbeitet 
bzw. eine deutsche Bezeichnung liefern? (oder Link) Ich habe von so 
einer Architektur noch nichts gehört. Im Internet hab ich auch noch 
keine zufriedenstellenden Erklärungen gefunden.

Danke!