Anstiegszeit von Gattern

[Martin (Gast)]

Hallo!

Ich schreibe gerade eine Facharbeit über Elektronische Bauteile.

Nur kommt mir jetzt die Frage, warum haben eigentlich digitale IC's
eine Anstiegs- und Abstiegszeit?? An der Kapazität zwischen den
Leitungen kann es doch nicht liegen oder? Denn wenn  man sich das mit
dem Oszilloskop ansieht ist doch in dieser Zeit der Verlauf der
Spannung ziemlich gerade, kommt mir vor..

Danke im Voraus
Martin

[Matthias (Gast)]

Hi

Doch. Es liegt an parasitären Kapazitäten und Induktivitäten auf dem
Chip, im Gehäuse und auf der Leiterplatte. Das du auf dem Oszi diese
Anstiegszeit nicht siehst liegt wohl daran das diese Zeit sehr kurz
ist.

Matthias

[Michael (ein anderer) (Gast)]

Zwei Tips dazu:

a.) Was passiert wenn Du einen Kondensator mit konstantem Strom lädst?

b.) Schau mal in einem Datenblatt eines beliebigen Mosfets nach, was
mit dem Drain-Strom passiert wenn Du die Drain-Source-Spannung bei
konstanter Gate-Spannung stetig erhöhst.

[Chris (Gast)]

Hallo,

Die Anstiegszeit kann man sehr wohl auf dem Oszi sehen, wenn man eines
verwendet, das eine genügend hohe Bandbreite besitzt (>200 MHz) und
wenn man die Flanke stark gedehnt auf dem Schirm abbildet.

Absolut senkrechte Flanken gibt es in der Realität nicht. Eine gewisse
Trägheit spielt immer mit.

Gruß

[Chriss (Gast)]

Es ist ja auch technisch nicht möglich, das eine Spannung von jetzt auf
jetzt einen anderen Wert hat. Es ist immer eine anstiegszeit dabei auch
wenn sie winzig klein ist. Der ensprechende graph wäre keine Funktion
mehr.

[Chris (Gast)]

Signale völlig ohne Anstiegszeit gibt es nur in der Mathematik. Dort
wird das einfach so definiert.

Gruß