VHDL Projekterfahrene gesucht

Hallo, wer kennt sich mit VHDL_ und C++_ aus. Kann mir jemand sagen wie 
lange ein Projekt dauert, in welchem ein IIR-Filter 2.Ordnung mit der 
Möglichkeit verschiedene Filtertypen und Grenzfrequenzen einzustellen, 
gesteuert über ein GUI(Framework ist vorhanden).Die Grenzfrequenz soll 
in der Bandbreite zwischen 10Hz - 10MHz einstellbar sein. 
AD-Wandlerschnittstelle ist vorhanden.  Die Kommunikation läuft zwischen 
FPGA und Prozessor. Wer kann mir ein paar Tips geben.