Frage zum Reset

Frank Gast #1916588
Lesenswert?
• ▲
▼ 
Hallo,
ich arbeite mit der Altera Quartus II Umgebung und habe folgendes 
'Problem':
Der Kontroller (40MHz) meines Datenpfades arbeitet viel langsamer als 
der Datenpfad selbst (150MHz). Der Kontroller setzt die Steuersignal 
wenn der Datenpfad sich im Reset befindet. Zur Laufzeit ändern sich die 
Steuersignale nicht.
Wenn der Kontroller nun den Datenpfad anhalten möchte, tut er dies über 
das Setzen des Resets. Dieser kommt nun für den Datenpfad völlig 
asynchron.

Meine Frage nun: Wie kann ich ein 'langsameres' Signal sauber auf ein 
schnelleres synchronisieren, via One-Shot Lösung ... ??? Freue mich über 
Vorschläge ! Ansonsten schönes WE,
Frank
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Hans Gast #1916630
Lesenswert?
• ▲
▼ 
Hi Lothar,

das kann ich so nicht ganz stehen lassen. Ein Reset muß ja nicht immer 
die ganze Schaltung zurücksetzen. Und wenn dann beispielsweise am Ende 
einer Pipeline oder bei einem Datenbus ein asynchroner Reset eben mal 
die Datenregister zurücksetzt, aber das Handshake Signal noch nicht, 
dann würde die nachfolgende Schaltung noch irgendwelchen Murks 
übernehmen. Gerade bei lokal genutzten Resets sollte man daher auch auf 
ein synchrones setzen des Resets achten.
Ansonsten nur nebenbei: reichen nicht auch zwei Register zum 
einsynchronisieren?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Lothar M. Moderator (Firma: Titel) Persönliche Seite #1916827
Lesenswert?
• ▲
▼ 
Hans schrieb:
> Ansonsten nur nebenbei: reichen nicht auch zwei Register zum
> einsynchronisieren?
Es reicht bei moderaten Taktgeschwindigkeiten (<200MHz) und aktuellen 
FPGAs sogar locker eines... ;-)
Siehe dort im Beitrag "Re: Signal per Taktflanken setten/resetten"


Oberklotz schrieb:
> Alle Signale sollten so synchronisiert werden.
Dazu vollstes ACK.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
MATLAB und VHDL-Chef Gast #1919909
Lesenswert?
• ▲
▼ 
>Es reicht bei moderaten Taktgeschwindigkeiten (<200MHz) und aktuellen
>FPGAs sogar locker eines... ;-)
Ja und nein. Es kommt auf die Wahrscheinlichkeit und den Schaden laut 
FMEA an. Nimm 3, dann sparst Du Dir die Betrachtung.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren