Verständnissproblemm: max. Schaltungsfrequenz in ISE

Das dürfte sich eher auf dein Design beziehen. Schau doch bitte mal in 
deinen Synthese-Report. Ziemlich weit unten sind die langsamsten Pfade 
aufgelistet. Das sollte dir einen guten Hinweis geben.

VHDL-Jr schrieb im Beitrag #1931256:
> Wie kann man das verstehen? Ich frage, weil ich vor habe auf SDRAM
> umzusteigen. SDRAM wird aber mit 100-133 MHz laufen.
Du kannst durchaus Teile deines FPGAs mit dieser Frequenz laufen 
lassen, aber offenbar begrenzt der langsamste Pfad deines Designs die 
"globale" Taktfrequenz derzeit auf 39MHz. Du kannst aber mit der 
statischen Timinganalyse feststellen, ob das nur ein Pfad oder ein paar 
wenige Pfade sind, und die noch optimieren.

> Wird es nicht funktionieren?
Ohne weitere Arbeit sicher nicht.

> bezieht sich diese Frequenz (39MHz) auf langsamste Teil meines Designs?
Ja. Aber wie gesagt: ohne genauere Analyse kannst du nicht sagen, 
welcher das ist...