Gast
#1936720
Hallo, ich nutze zur Zeit ein Eval Board von Avnet (Xilinx® Spartan™-3A Evaluation Kit (AES-SP3A-EVAL400-G)) und konfiguriere den FPGA über einen PsOC uC (CY8C24894). Laut dem user guide findet die Konfiguration in der Folge "USB -> PsOC -> JTAG -> FPGA" statt. Ist es prinzipiell auch möglich die Debuginformationen über den PsOC und anschließend zum Rechner zu schicken oder muss ich direkt an die JTAG Schnittstelle dran?