Hallo liebe VHDL-Experten, kann man folgende Selektion in C-Syntax elegant in VHDL beschreiben? (n und d sind dabei Konstanten)
1 | if ( counter < ((n/d) + ((n % d > 0) ? 1 : 0)) ) |
Es soll also der Rest einer Division auf 1 oder 0 projeziert werden. Man könnte das glaube ich lösen, falls es eine Funktion gibt, die das Ergebnis einer Division immer aufrundet. Habt ihr eine Idee? Viele Grüße Cheebi