EAGLE: SMD/PAD in T-Form

Nimm das kleinste SMD Pad das du finden kannst und mach eine Kuperfläche 
darum. Den DRC billigen ... oder versuch mal dem PAD und der 
Kupferfläche den gleichen Namen zu geben. Dann müsste der DRC still sein 
...

Habe sowas schon mal geschafft.
Wenn du in der Bibliothek einen Wire an ein Pad anschliesst, dann 
meckert der DRC nicht. Das Problem ist, dass Wires immer runde Enden 
haben. Das eine runde Ende steckt innerhalb des SMD Pads stört also 
nicht, am anderen Ende (der "Zipfel" der da rausschaut) kannst Du 
versuchen ein kleines Rechteck zu setzten. Wenn du Glück hast, dann ist 
der Abstand zu dem großen Pad weit genug, dass der DRC das akzeptiert.

Also einfach ausprobieren.
ciao
Remo

was genau geht da bei dir nicht?
Schliess doch mal in der Bibliothek nur einen Wire an ein Pad an.
Meckert dann bei dir der DRC auch schon?
Remo

Mike schrieb:
> Ich habs versucht mit einem rechteck im kupferlyer, das an das pad
> anschließt, aber dann wird immer gemeckert (im DRC: Overlap).
>
> Wie kann man das Problem umgehen/lösen?

Eagle hat bisher tatsächlich keine Möglichkeit für nichtrechtwinklige 
SMDs. Das Problem wird erst in Version 6 gelöst. Ist nachzulesen in den 
Newsgroups von Cadsoft. ( http://cadsoft.de/forum.htm )

Ein Workaround: Zeichne im Package nur ein normales SMD im Top-Layer an 
und in einem eigens angelegten Layer noch das überlappende Polygon in 
gewünschter Form. Beide Layer werden später bei der Gerber-Ausgabe 
vereinigt.

Allerdings muss man dann selbst darauf aufpassen, dass im Layout kein 
sonstiges Kupfer in diese Flächen reinläuft. Auch MIRROR macht natürlich 
Probleme. Vielleicht ist es doch besser, mit den anderen DRC-Errors zu 
leben.

Mike schrieb:
> Genau, sobald irgendetwas in das Pad hineinragt, kommt im DRC: Overlap
Was hindert dich daran, das einfach zu ignorieren?

> Was hindert dich daran, das einfach zu ignorieren?

1.) Mögliche Rückfragen vom Platinenhersteller vermeiden, die die 
Fertigung verzögern (wenn BRD-Files abgegeben werden statt Gerber)

2.) Der DRC-Check sollte grundsätzlich fehlerfrei durchlaufen, sonst ist 
das Layout nicht fertig. Was ist, wenn es sich um kommerzielles Design 
handelt und ein anderer Mitarbeiter der Firma 5 Jahre später etwas an 
der Platine ändern möchte, wenn du mit Mitte 40 längst ins mittlere 
Management befördert wurdest?

3.) Die Erfahrung, dass solche Tricksereien mit einem CAD-Programm sich 
immer irgendwann rächen, meistens schon bei der nächsten Änderung der 
Platine - wenn das Bauteil verschoben wird und die extra angelegte 
Kupferfläche eine ungewollte Brücke bildet, etc.

Du hast einen der echten Schwachpunkte von Eagle entdeckt, die mich seit 
langem nerven.

Oliver Döring schrieb:
> 1.) Mögliche Rückfragen vom Platinenhersteller vermeiden, die die
> Fertigung verzögern (wenn BRD-Files abgegeben werden statt Gerber)
Sorry, aber: Blödsinn.
Da sitzen lebende, denkende Menschen, kein DRC aus ein bisschen Algebra.

> Du hast einen der echten Schwachpunkte von Eagle entdeckt, die mich seit
> langem nerven.
Genau, die Inkompetenz unflexibler Nutzer.

Entweder man kauft sich was Mächtiges und bezahlt entsprechend dafür, 
dass man seiner Kariertheit nachgehen kann, oder passt sich dem (ja, 
VERDAMMT guten) Werkzeug an, das es für weniger geld gibt.
Das heißt halt dann eben, dass man zu einem Layout ein zweites File mit 
Bemerkungen über "Anpassungen" führt.

Mal ganz nebenbei: Das T-Beinchen gehört in die Lib, nicht ins Board.

>> 1.) Mögliche Rückfragen vom Platinenhersteller vermeiden, die die
>> Fertigung verzögern (wenn BRD-Files abgegeben werden statt Gerber)

> Sorry, aber: Blödsinn.
> Da sitzen lebende, denkende Menschen, kein DRC aus ein bisschen Algebra.

Da sprichst du aus Erfahrung, was?