Forum: FPGA, VHDL & Co. Tools für Rekonfiguration von FPGAs


von Undercover (Gast)


Lesenswert?

Hallo liebes Forum,

ich beschäftige derzeit mich mit partiell dynamischen Rekonfiguration. 
Könnt ihr mir eventuell sagen welche Tools werden für Partielle 
dynamische Rekonfiguration Eingesetzt?

Habe gelesen, dass es bei ISE selbst möglich ist und mit einem Tool 
namens Plan Ahead ? Ist das richtig ? - Könnt ihr mir eventuell eine 
Übersicht mit allen Tools bzw. mit den wichtigesten nennen ?

Ich bedanke mich im vorraus.


Mit fruendlichen Grüßen,

von Bernhard R. (barnyhh)


Lesenswert?

So etwas gibt es auch hier: http://www.recobus.de/

Bernhard

von T. M. (xgcfx)


Lesenswert?

Also, ich hab in meiner Diplomarbeit vor fast 5 Jahren damit gearbeitet. 
Wir haben ausschließlich die Tools benutzt, die man auch für normale 
Designs braucht: XST, NGDBUILD, P&R, BITGEN. Dieses Planahead war damals 
neu für die dyn. Rekonfiguration angepriesen worden. Ich habe das Tool 
evaluiert und für optisch ganz toll aber äußerst zäh in der Bedienung 
empfunden. Außerdem steht es mit seinem Klickibunti Ansatz vollkommen 
entgegen einem Make basierten Flow, den wir hatten. Das Tool konnte, 
außer der schönen graphischen Aufbereitung, nicht mehr Funktionen als 
auch ein rein auf Kommandoebene mit den normalen Tools aufgesetzer Flow.

von Undercover (Gast)


Lesenswert?

@all: Könnt ihr mir vielleicht von den einzelnen Programmen die vor- und 
nachteile nennen ? Die müssen sich ja in gewissen hinsichten 
unterscheiden ?!

-oder könnt ihr mir eventuell eine seite nennen wo einzelne Produkte 
aufgelistet sind mit ihren vor-und nachteilne ?!

von D. I. (Gast)


Lesenswert?

Undercover schrieb:
> @all: Könnt ihr mir vielleicht von den einzelnen Programmen die vor- und
> nachteile nennen ? Die müssen sich ja in gewissen hinsichten
> unterscheiden ?!
>
> -oder könnt ihr mir eventuell eine seite nennen wo einzelne Produkte
> aufgelistet sind mit ihren vor-und nachteilne ?!

Schreibst du deine Arbeit oder sollen wir das für dich tun?

Bisher konnte nur Xilinx PR, der workflow dazu wurde dabei von ISE 9 auf 
ISE 12 umgestellt, da man in 12 mehr PlanAhead nutzen sollte (so die 
Intention), davor war man einfach mit den Kommandozeilentools bedient 
(nach ewigen gefrickel bis der Flow stand)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.