Logik realisieren

[Stefan_KM (Gast)]

Hallo.

Ich habe folgende Logiktabelle

S1 S0 | Q0
----------
0  0  | 1
0  1  | x
1  0  | x
1  1  | 0

Ich habe an Q0 nur dann einen Pegelwechsel, wenn beide Eingänge gleich 
sind. Bei den anderen Zuständen bleibt Q0 unverändert.

Wie kann ich dies mit Logik realisieren?
Hat einer eine Idee?

[Daniel F. (df311)]

flipflop + logik-gatter? (welches FF + welche gatter lasse ich mal als 
denksport)

da du von pegelwechsel sprichst nehme ich an, dass der zeitliche ablauf 
eine rolle spielt...

[Stefan_KM (Gast)]

Nein der Zeitliche Ablauf spielt keine Rolle. Es müssen immer nur die 
Werte in der Wertetabelle eingehalten werden. Ich habe auch keinen Takt 
mit dem ich z.B. ein Flankengesteuertes Flip Flop betreiben könnte.

[Sebastian (Gast)]

Aber das "unverändert bleiben" ist eine Eigenschaft getakteter 
Schaltungen (bzw. von Schaltungen mit Speicherfunktion, also Flipflops). 
In der kombinatorischen Logik gibt es allenfalls "don't care", also 
undefiniert/egal, in der praktischen Schaltungstechnik einen 
Tristate-Ausgang. Ist so etwas gemeint?

[pt66 (Gast)]

mit einem RS Flipflop.

S1 und S2 an ein AND-Gatter und den Ausgang auf den RESET-Eingang.
S1 und S2 invertieren und an ein AND-Gatter und den Ausgang auf den 
SET-Eingang.

[Ich (Gast)]

NOT( OR( S1, S0 ) ) --> SET Flipflop
AND( S1, S0 ) --> RESET Flipflop

[berd (Gast)]

ansonsten würde ein NAND gehen, falls x = egal

[Stefan_KM (Gast)]

x heißt unverändert lassen, d.h. wenn S0 und S1 =0 sind und somit Q0=1 
bleibt Q0=1 bis S0 und S1 = 1 sind.

Somit ist ein Speicherelement erforderlich, ein FlipFlop eben. Soviel 
habe ich nun schon mitbekommen.