|
Anzeige
|
Logik realisieren
Gast
#2098606
Hallo. Ich habe folgende Logiktabelle S1 S0 | Q0 ---------- 0 0 | 1 0 1 | x 1 0 | x 1 1 | 0 Ich habe an Q0 nur dann einen Pegelwechsel, wenn beide Eingänge gleich sind. Bei den anderen Zuständen bleibt Q0 unverändert. Wie kann ich dies mit Logik realisieren? Hat einer eine Idee? flipflop + logik-gatter? (welches FF + welche gatter lasse ich mal als denksport) da du von pegelwechsel sprichst nehme ich an, dass der zeitliche ablauf eine rolle spielt...
Gast
#2098617
Nein der Zeitliche Ablauf spielt keine Rolle. Es müssen immer nur die Werte in der Wertetabelle eingehalten werden. Ich habe auch keinen Takt mit dem ich z.B. ein Flankengesteuertes Flip Flop betreiben könnte.
Gast
#2098644
Aber das "unverändert bleiben" ist eine Eigenschaft getakteter Schaltungen (bzw. von Schaltungen mit Speicherfunktion, also Flipflops). In der kombinatorischen Logik gibt es allenfalls "don't care", also undefiniert/egal, in der praktischen Schaltungstechnik einen Tristate-Ausgang. Ist so etwas gemeint?
Gast
#2098648
mit einem RS Flipflop. S1 und S2 an ein AND-Gatter und den Ausgang auf den RESET-Eingang. S1 und S2 invertieren und an ein AND-Gatter und den Ausgang auf den SET-Eingang.
Gast
#2098653
NOT( OR( S1, S0 ) ) --> SET Flipflop AND( S1, S0 ) --> RESET Flipflop
Gast
#2098654
ansonsten würde ein NAND gehen, falls x = egal
Gast
#2098680
x heißt unverändert lassen, d.h. wenn S0 und S1 =0 sind und somit Q0=1 bleibt Q0=1 bis S0 und S1 = 1 sind. Somit ist ein Speicherelement erforderlich, ein FlipFlop eben. Soviel habe ich nun schon mitbekommen. Antwort schreiben |
Anzeige
|
