Gast
#2100819
Hallo, ich habe einen Wiki Artikel gefunden ( http://en.wikipedia.org/wiki/Three-state_logic )in dem kurz auf den Unterschied zwischen Output Enable und Chip Select eingegangen wird. "When chip select is deasserted, the chip does not operate internally, and there will be a significant delay between providing an address and receiving the data" Wenn ich das richtig verstehe wird trotz nicht aktivem CS der Datenbus getrieben, nur mit einem längerem delay im Vergleich zu gestztem CS. Kann das sein oder verstehe ich das falsch? Danke im Voraus Chris