Impuls von schnellem Taktbereich in langsameren umsynchonisieren

Wenn ich das richtig verstanden habe, hast du einen 40 MHZ Takt -Puls-.
Du willst einen Puls aus dem 40 MHZ Takt in den 4 MHZ Takt synchron 
einbringen.

Meine Idee dazu wäre, die 40 MHZ per Zähler-IC in den 4 MHZ Bereich 
bringen. Beide Signale phasenrichtig per UND-Glied verknüpfen.

Dürfte mit zwei entsprechenden IC's kein Problem sein.

> Beide Signale phasenrichtig per UND-Glied verknüpfen....

nene, keine Kombinatorik im CLK-Pfad!

Gugst Du hier wie es geht:

http://www.fpga4fun.com/CrossClockDomain1.html

Gruß!

Klaus Falser schrieb:
> Nein, auf das letzte FF muss nochmals ein FF folgen, welches dann das 2.
> und 3. FF zurücksetzt.

Wieso das? Das zweite FF wird doch zurück gesetzt, sobald das 
nachfolgende den Puls übernommen hat. Und da das zweite FF nun wieder 0 
ist, wird mit der nächste Taktflanke (des 4MHz Taktes) auch das dritte 
FF wieder zurück gesetzt.

Das ganze ist übrigens in AHDL geschrieben. Das Bild hab ich nur zur 
Veranschaulichung gemalt, da hier nicht jeder AHDL kann (ich lerns auch 
gerade erst ;-) .

John W. schrieb:
> http://www.fpga4fun.com/CrossClockDomain1.html

Ja, das ist die normale Vorgehensweise, aber die funktioniert hier 
nicht. Denn das Eingangssignal wird ja mit dem Zieltakt abgetastet. Und 
das führt dazu, dass kurze Pulse eines schnelleren Eingangstaktes 
verloren gehen können.

Lothar Miller schrieb:
> ansatzweise also so:
> http://www.lothar-miller.de/s9y/categories/19-SpikePuls

ok, bis auf das zweite Sync-FF genau wie meine Lösung. Ist das zweite FF 
wirklich notwendig, oder eher eine Vorsichtsmaßnahme? Selbst wenn im 
ungünstigsten Fall ein metastabiler Zustand auftritt, müsste doch in 
jedem Fall ein 1-Takt langer Puls am Ende heraus kommen. Oder nicht?

Und dann ist die Frage, kann ich die Timing-Warnung nun ignorieren (die 
ja auch bei 2 sync-FFs auftritt)?

Klaus Falser schrieb:
> Das 3. FF kann metastabil werden, d.h. am Ausgang hast Du noch kein
> sauberes Signal. Erst durch ein 4. FF wird der Ausgang vom 3. FF nach
> Abklingen der Metastabilität (jedenfalls mit sehr großer
> Wahrscheinlichkeit) sauber übernommen und für einen Takt auf 1 gesetzt.
> Dieser Puls ist sauber und kann dir das 2. und 3. FF sauber
> zurücksetzen.

Ok, danke, jetzt hab ich es verstanden!

Klaus Falser schrieb:
> Das ganze ist übrigens in AHDL geschrieben. Das Bild hab ich nur zur
>> Veranschaulichung gemalt, da hier nicht jeder AHDL kann (ich lerns auch
>> gerade erst ;-) .
>> Solltest Du besser nicht. Lerne liebe gleich VHDL oder Verilog.

Nun leider habe ich nicht die Wahl. VHDL ist bei uns in der Firma zwar 
mittlerweile Standard aber ein paar alte Designmodule in AHDL (und sogar 
große grafische Module) existieren leider noch.

Einfach den 4er durch den 40er eintakten und dann jeweils einen einizgen 
40MHz-langen Impuls senden. Der wird vom 4er garantiert genau 1x 
erkannt.

vertippt: Ich meinte auf der 40er Seite den 4er-Takt einsynchroniseren 
und dann dort einen 4MHz-langen impuls senden. Da das Einlesen 2 oder 
3 samples dauert und das Senden noch mal 1 verzögert ist, sollte nach 4 
40er Takten der Ausgang für 250 us hoch gehen. Das wäre genau in der 
Mitte des 4ers. Dort muss dann nicht mehr synchronisiert werden und 
die Latenz ist minimal bei einem halben Takt.

Lothar Miller schrieb:
> In aktuellen FPGAs ist bei den angesprochenen Taktfrequenzen
> Metastabilität absolut kein Thema! Das 3. FF hat sich garantiert schon
> ewig beruhigt, bis der nächste Takt kommt.

Metastabilität mag stimmen. Aber Du vergisst, dass die anderen FF 
asynchron zurückgesetzt werden. Was passiert, wenn das 
Synchronisation-FF zuerst nur einen Glitch am Ausgang produziert, dieser 
setzt die anderen FFs zurück, aber der Ausgang des Sync-FF fällt zurück 
auf 0.
Dann verliertst Du einen Puls.
Dass der metastabile Zustand abklingt, heist ja ja nur dass der Ausgang 
stabil wird, aber nicht auf welchem Pegel.
Also ich würde das weitere FF opfern und wäre dann beruhigt.

> Metastabilität mag stimmen. Aber Du vergisst, dass die anderen FF
> asynchron zurückgesetzt werden.
Was genau das Grundübel in synchronen Schaltungen ist. Wann hört das 
endlich mal auf, dass ständig asnychron gearbeitet werden muss? Es gibt 
bei modernen FPGAs mit INIT-Werte und hohen Tatkfrequenzen keinen Grund 
mehr dafür. Glue-Logic gehört in PLDs oder eigene Pfade.

Lothar Miller schrieb:
> Klaus Falser schrieb:
>> Aber Du vergisst, dass die anderen FF asynchron zurückgesetzt werden.
> Sieh dir das nochmal an: nur das allererste (asynchron gesetzte) FF wird
> asynchron zurückgesetzt.

Ja, aber wenn das passiert ist der Takt Puls verloren ...
Aber ich denke, wir reden eh vom selben. Die Original-Schaltung vom TO 
ist auf Metastabilität empindlich, und die Schaltung von Valko ist sogar 
falsch, weil das erste FF synchron, statt asynchron zurückgesetzt wird 
(Jedenfalls wenn man R-Eingänge als synchrone und CLR-Eingänge als 
asynchrone Resets interpretiert. Naja, die Universitäten von heute ... 
).
Richtig ist Deine Schaltung 19-SpikePuls, wobei man man als Variante den 
Reset am 2. FF asynchron ausführen und den am 3. FF weglassen könnte.

Lothar Miller schrieb:
> Marcus Harnisch schrieb:
>> unter dem Begriff "flancter"
> Die Sache mit dem flancter muß ich mir bei Gelegenheit auch mal genau
> anschauen.  Ich bin mir noch ein wenig unschlüssig, was dabei die
> Vorteile sind... :-/

Also so wie ich das verstanden hab, kann man damit ohne Timingprobleme 
ein Flag aus 2 verschiedenen Takt bereichen einmal setzen und einmal 
löschen. Das Problem dabei ist: Das Auslesen des Flags ist nicht 
timingsicher, da ja die steigende, bzw. fallende Flanke des Flags zu 
jeweils einem Taktbereich asynchron ist.

Noch ein Variante:

Wenn ein Puls auf den 40 MHz kommt -> temporäres Signal toggeln.
Temporäres Signal auf 4 MHz einsynchronisieren und wenn es toggelt -> 
Puls auf 4 MHz erzeugen.

Einsynchronisieren muß man natürlich nur, wenn die 40 MHz und die 4 MHz 
von verschiedenen Taktquellen kommen.

Duke

und die meisten davon sind abgelaufen, weil das ein uralter Hut ist.

Die Problematik stellt sich Digitalelektrikern schon immer.

Lothar Miller schrieb:
> Da könnte ich mir aber gut vorstellen, dass mal Pulse verloren gehen:

Im ersten Beitrag steht:
Klaus schrieb:
> (ausreichender
> Abstand zwischen den Pulsen ist vorhanden)
Das hätte ich jetzt so verstanden, daß der Pulsabstand nicht kleiner als 
500 ns ist...

Duke