ISE 12.2 Xilinx Schematic

[Stefan (Gast)]

Hallo,

ich habe ein Hauptmodul (main.sch), auf dem verschiedene Untermodule 
liegen (Latches, Adressdekoder, etc.). Auf dem Hauptmodul habe ich 
zahlreiche I/O Marker (RD, WR, ALE, AD(7:0), PCS, ....). Wenn ich PACE 
aufrufe um die I/Os zuzuweisen, sind dort nur einige, und vor allem 
lauter andere Pins zu sehen (D0..D7, Q0..Q7, G), welche es in meinem 
Hauptmodul gar nicht gibt.
Kann mir jemand sagen was ich falsch mache?

Stefan

[Christian R. (supachris)]

Das ist soweit ich weiß ein bekannter Bug, da haben schon mehrere danach 
gefragt hier. VHDL verwenden oder das UCF selber schreiben hilft an der 
Stelle. Die ganze Schematic Geschichte wird nur noch halbherzig 
unterstützt (zu Recht wie ich meine).

[Stefan (Gast)]

Hi,

ok, habe mir das UCF auf Deinen Tip hin per Hand geschrieben, so gehts, 
besten Dank!

>Die ganze Schematic Geschichte wird nur noch halbherzig
>unterstützt (zu Recht wie ich meine).
Naja, wenn ich auf die schnelle ein bischen Logik auf meiner Schaltung 
brauche ohne mich auch noch in VHDL einarbeiten zu wollen ist's schon 
nicht schlecht.

Gruß & Dank

Stefan