LPC17xx & I2S: Verwirrung bzgl. 512fs Masterclock

Hi,

ich möchte einen I2S-DAC an einen LPC17xx anschließen und bin bzgl. des 
I2S-Master-Clocks verwirrt:
Im LPC17xx-UserManual 
http://www.standardics.nxp.com/support/documents/microcontrollers/pdf/user.manual.lpc17xx.pdf 
steht auf Seite 473 in der I2S-Feature-Übersicht, dass der Master-Clock 
bis zu 512fs, also bis zum 512-fachen der Sample-Frequenz eingestellt 
werden kann.
Im Blockschaltbild 101 auf Seite 485 sieht man zwischen dem Master-Clock 
und dem Bit-Clock einen Teiler, der bis 64 eingestellt werden kann. Wie 
soll man denn dann auf das 512-fache kommen?
Oder verstehe ich das falsch und es ist 64 x 8-Bit = 512, also 1 Sample 
= 1 Byte gemeint? Kommt mir aber auch komisch vor, denn bei 16- oder 
32-Bit Samples würde es ja nur bis 256fs bzw. 128fs gehen?

Kann da jemand Licht ins Dunkel bringen?

Ralf