Eagle Drill Size Error DRC selbst bei Drill 0 mm

Dominik Gast #2284505 
Morgen!

Ich bin gerade dabei eine Platine zu erstellen und habe gestern ein paar 
Vias gesetzt sowie den DRC mit den Einstellungen von PCB-Pool 
ausgeführt, alles ok! Heute legen ich neue Leitungen mit Vias und es 
gibt Probleme mit der Drill Size (nur bei den neu verlegten Leitungen!). 
Die Leitungen habe ich jeweils auf gleiche Weise verlegt mit linkter 
Maustaste gesetzt und mit mittlerer Maustaste den Layer gewechselt... 
Setze ich ein Via ohne Leitung gibt es für dieses Via keine 
Fehlermeldung beim DRC. Woran kann das liegen?

Selbst wenn ich im DRC die Drillsize auf 0 mm stelle gibt es den 
DRC-Fehler.

Gruß dominik
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
whatthe Gast #2284594 
vielleicht hat es dir deine design rules verworfen, ist mir mal passiert 
als mein pc abgestürzt ist beim arbeiten. schau doch da noch mal nach. 
und dann schau nochmal deine eingestellten viadurchmesser und 
leiterbahnbreite an.
mehr fällt mir leider dazu auch nicht ein.
mfg
Antwort Zitieren Bearbeiten Löschen Melden Danke
Miko L. #2284615 
Wenn es beim einen meckert und beim anderen nicht, dann bleibt 
eigentlich nur:
- die "alten" Vias von gestern vielleicht gestern irrtümlich schon im 
DRC gebilligt?
- oder bei den Netzklassen, die du ja benutzt, ist dir etwas 
durcheinandergeraten. Vielleicht versehentlich einem Signalnamen die 
falsche Netzklasse zugewiesen?
Antwort Zitieren Bearbeiten Löschen Melden Danke
Dominik Gast #2284619 
und wie mache ich das? :)
Also das DRC-File habe ich über den entsprechenden Menüpunkt neugeladen, 
es steht auch überall was drin (z. B. bei Size -> Drill 0.3 mm).

Ich glaube das Eagle ist schon im Wochenende, meine in den Klassen 
angelegten Leiterbahnbreiten übernimmt der beim manuellen Routen auch 
irgenwie nicht mehr... würg
Antwort Zitieren Bearbeiten Löschen Melden Danke
Dominik Gast #2284625 
Übrigens ERC meldet Schaltplan und Layout sind konsistent und im .dru 
sind auch die richtigen Angaben enthalten. hmm braucht Eagle vielleicht 
Adminrechte?
Antwort Zitieren Bearbeiten Löschen Melden Danke
Dominik Gast #2284962 
Hallo Jens Martin,

ja habe direkt die .dru Datei von PCB-Pool genutzt (nichts eigenes 
angelegt!) und lediglich diese auf 4-layer angepasst -> Also (1+2*3+16) 
inkl. Layerdicken. Ich lade mir das Teil nochmal runter mal schaun was 
dann passiert.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 15 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.