Hallo zusammen! Ich schreibe im Moment an einem vhdl code fuer das ml605 Virtex 6 testboard mit der ISE 13.1 software. Beim synthetisieren meines Designs erhalte ich viele Warnungen wie diese: Xst:647 - Input <FIFO_DATA<31:12>> is never used. This port will be preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the hierarchy of this sub-block is preserved. Xst:1710 - FF/Latch <dbell_act_24> (without init value) has a constant value of 0 in block <U_SREGS>. This FF/Latch will be trimmed during the optimization process. bei folgenden Schritten erhalte ich wieder Warnungen zu diesen Signalen. Ich weiss das ein teil dieses Signals nicht benutzt wird/konstant ist. Das ist (im Moment) auch so gewollt. Meine Frage ist nun, ob ich das im Code/an anderer Stelle kenntlich machen kann, sodass diese Warnungen nichtmehr ausgegeben werden. Ich erhalte naemlich soviele unnuetze Warnungen wie diese, das die wichtigen Warnungen drohen untergehen. Vielen Dank
Gast
#2291901
Ich weiß zwar nicht ob man die abstellen kann, aber du kannst die Warnung im Fenster ja nach Text sortieren lassen und dann kann man die Blöcke getrost überspringen und nach den wichtigen Warnung wie Latches Ausschau halten
Gast
#2292100
Direkt in der ISE gibt es einen "Message Filter". Da ich die Oberfläche nicht verwende, lass ich mein Makefile hinterher im Synthesereport nach
1 | |
2 | |
3 | |
4 | |
5 | |
suchen. Gelegentlich wird der Synthesereport auch per Hand durchgelesen. Duke
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.