Gast
#2300901
Hallo zusammen, mein Leiterplattenhersteller hat mich darauf aufmerksam gemacht, dass meine Kupferanteil der beiden Innenlagen (4-Layer Platine) sehr stark divergiert (13% zu 95%) - eine ist ein Signallayer, der andere der Ground-Layer. Laut Platinenhersteller kann es nun bei thermischer Belastung zu einem Verbiegen der Platine kommen und resultierend daraus zum Aufbrechen von Lötstellen. Meine Frage nun: Was macht man da am besten dagegen? - Ground-Layer nicht solid sondern straffiert zeichnen? Ergeben sich daraus Nachteile? - Offene Flächen des Signallayers (sind nicht viele) mit GND-Flächen ausfüllen? Hat diese Variante Nachteile? LG Mille