kleiner FPGA gesucht

vielen dank für die Hilfe,

bei latticesemi hab ich noch nicht geschaut.

aber von der größe her schonmal optimal.
nein jitter ist vernachlässigbar.
was meinst du mit Ausgabefrequenz? mit welcher Frequenz die Signale 
wider ausgeben werden müssen ? Immer mit der Eingangsfrequenz

im jetzigen System arbeitet ein µC der mit eine interne dco läuft,
Dieser produziert einen unwahscheinlich starken jitter. Die 
nachfolgenden Systeme sind so passiv das die das "nicht interessiert" 
(entschuldigt diesen Ausdruck)
Der µC soll gegen einen FPGA ausgetauscht werden , weil die Frequenz der 
Eingangssignale ein wenig angehoben wurde und der µc schon an seinen 
maximum läuft.

Ich schaue mir gerade die Vorschläge von Lothar Miller an.
Auf den ersten blick erfüllt dieser FPGA die Erfordernisse in Punkto 
Fmax bei weiten.
wenn ich den Systemtakt und somit auch die Abtastfrequenz erhöhe , 
verringere ich damit nicht den jitter ?

<Welche Verarbeitung muss mit den Signalen durchgeführt werden?>

eine einfache Logik, UNDs /ODERs , ein bischen negieren und ab damit auf 
den Ausgang.

kleine zwischenfrage:
Wie ich oben schon geschrieben habe ist der code in VHDL schon 
vorhanden, wie kann ich abschätzen wie stark er speicher / zellen im 
FPGA braucht.
Nicht das der Code (theoretisch) zu groß für den FPGA ist und er so wie 
ich ihn brauche nicht drauf passt?

nach dem power on des FPGAs muss er eine Konfiguration seiner 
"Außenwelt" durchführen.
Dazu gehört dass bedienen von 2 SPI Schnittstellen und das setzen von 
einigen Signalen. Das passiert einmalig. Wobei die Zeitdauer dafür 
nebensächlich ist. zur zeit (mit µC dauert die konfig etwa 20 ms) das 
ist völlig in Ordnung. wenn es schneller geht ist auch nicht schlimm.

Da aber wenig Platz auf der Leiterplatte ist, hab ich mich eben auf die 
Suche nach einen kleinen FPGA gemacht , sonnst hätte ich den µC gelassen 
und das bischen Logik diskret aufgebaut.


<mit irgendeiner Toolchain synthetisieren>

das ist eine gute idee, das werde ich tun


Variante 2:
Erfahrung.

Die bekommen ich wieder ein stück durch diese Aufgabe. So wie wir alle

Lothar Miller schrieb:
> MachXO gibts mit eingebautem Config-Speicher in 8x8mm
> http://www.latticesemi.com/products/cpld/machxo/index.cfm
>
> MachXO2 gibts auch in 4x4mm (und noch kleiner)
> http://www.latticesemi.com/products/cpld/machxo2/i...

Bei diesen kleinen Gehäusen muss man aufpassen ob der Bestücker das auch 
zuverlässig kann.

Das ist meist csBGA mit 0,5 mm oder 0,8 mm Ballabstand, oder bei den 
MachXO2
hat Lattice ein ucBGA mit 0,4 mm Ballabstand.

0,8 mm sollte für die meisten BGA fähigen Bestücker kein Problem sein, 
aber bei 0,5 mm wird es sehr eng. Die Anforderungen an die Leiterplatte 
werden dabai auch um einiges höher.

das ist kein Problem, das ist bisher nur ein Prototyp,
Ich wollte dann ein TQFP gehäuse nehmen, das kann ich auch selber löten. 
In der Größe ist das noch machbar

suchender schrieb:
> Ich wollte dann ein TQFP gehäuse nehmen, das kann ich auch selber löten.
> In der Größe ist das noch machbar

Dann wird es aber nichts mit 10x10 mm.
Ein 100pin TQFP hat 14x14 und zusammen mit den Pins 16x16 Platzbedarf.
Kleiner als 100pin TQFP habe ich für einen FPGA bisher nicht gesehen.