Hallo zusammen,
wir sind gerade dabei eine Treiberschaltung zur Ansteuerung von
Leistungs-Mosfets zu entwerfen. Das ganze möglichst galvanisch getrennt,
also mittels Trafo. Die Leistunsfets haben eine Gatecharge in
Größenordnung 100nC, also schon ordentlich. Zweites Kriterium wäre
möglichst schnell schalten zu können.
Zwei Beispiele habe ich schnell als Handskizze im Anhang beigefügt.
Theoretisch könnte man ja die Sekundärseite vom Trafo direkt an das Gate
vom Mosfet anschließen. Um den Trafo allerdings von der Gateladung zu
entkoppeln und dadurch höhere Flankensteilheit zu erzielen, haben wir
uns überlegt einen Impedanzwandler (Emitterfolger) dazwischen zu
schalten.
Außerdem wollen wir das Gate auch nur ungern negativ aufladen.
Allerdings verbergen sich da einige Probleme, worauf ich eigentlich
hinaus will.
Variante A: Bipolartransistoren (bereits schon getestet)
Trafo erzeugt +/- 15V Rechteckspannung. Dazwischen gibt es eine kleine
Totzeit, in der etwa 0V anliegen.
während der negativen Halbwelle fließt allerdings dauerhaft ein Strom
über die Collector-Basis-Diode, wodurch ich den Basiswiderstand eher
hochohmig auslegen muss. Dadurch reicht aber mein Beta von dem
pnp-Transistor nicht mehr aus, um das Gate möglichst schnell zu
entladen...
Einschalten geht aber schön schnell.
Variante B: Mosfet-stufe (noch nicht aufgebaut)
Rückwärtsstrom sollte zumindest theoretisch keiner fließen.
Allerdings habe ich hier das Problem, dass ich während dieser Pausezeit,
in der 0V anliegen und ich das Gate entladen möchte, die Gatespannung
bei ca. 2V hängen bleibt aufgrund der Tresholdspannung von dem
pkanal-Fet. Was wiederum eher unschön ist, weil die Tresholdspannung vom
Leistungsmosfet schon bei 3V liegt.
Momentane Idee: Erzeugen einer kleinen negativen Spannung von -2V um
das Gate beim Auschalten sicher auf 0V zu entladen.
Hat jemand eine Idee wie man so eine Treiberstufe schaltungstechnisch
besser umsetzen könnte? vielleicht eine Trickschaltung ?
Bzw. gibt es Anmerkungen sonstiger Art, z.b Denkfehler meinerseits ?
danke.
mfg
hab ich auch schon überlegt gehabt ;)
dann lad ich aber mein Gate negativ über die Basis vom PNP auf.
würde gehen, würde ich aber wenns geht vermeiden wollen, weil ich dann
beim Einschalten vom FET das Gate erstmal aus seiner negativen Ladung
von -15V auf +15V herausholen muss, d.h. effektiv doppelte
Treiberleistung nach meinem Verständnis.
Dem Mosfet selber macht es nichts aus, der kann negative Spannungen
problemlos laut Datenblatt
Negative Spannungen am Gate sind aber ein Segen, besonders natürlich in
Brückenschaltungen. Emfehlung: den Trafo-Treiber bereits stark genug
dimensionieren. Dann einen bifilar gewickelten Trafo nehmen, nur diese
geben am Ausgang auch wirklich steilflankige Signale aus. Und die
Treiberstufe am Ausgang ganz weglassen.
Ihr könnt ja mal die Flankensteilheit am Ausgang des unbelasteten Trafos
messen, vermutlich ist diese schon deutlich geringer als am Eingang.
Denn selbst dafür vorgesehene Treibertrafos sind meist nicht bifilar
gewickelt (vermutlich aus Isolationsgründen).
Von Treiberstufen und unnötigem Schnickschnack nach dem Trafo wird in
zahlreichen Applikationen abgeraten.
stephan schrieb:> Theoretisch könnte man ja die Sekundärseite vom Trafo direkt an das Gate> vom Mosfet anschließen. Um den Trafo allerdings von der Gateladung zu> entkoppeln und dadurch höhere Flankensteilheit zu erzielen, haben wir> uns überlegt einen Impedanzwandler (Emitterfolger) dazwischen zu> schalten.
kann man machen, ist aber mit Vorsicht zu genießen. In der Anlaufphase
müssen sich die Stützkondensatoren erst aufladen werden. In dieser Zeit
werden die Leistungsschalter nur unzureichend angesteuert. Das muß
nicht, kann aber Probleme machen.
> Außerdem wollen wir das Gate auch nur ungern negativ aufladen.
Warum nicht? Die Gateladung für die negative Ladung ist doch sowieso
deutlich geringer.
> Variante A: Bipolartransistoren (bereits schon getestet)> Trafo erzeugt +/- 15V Rechteckspannung. Dazwischen gibt es eine kleine> Totzeit, in der etwa 0V anliegen.> während der negativen Halbwelle fließt allerdings dauerhaft ein Strom> über die Collector-Basis-Diode, wodurch ich den Basiswiderstand eher> hochohmig auslegen muss. Dadurch reicht aber mein Beta von dem> pnp-Transistor nicht mehr aus, um das Gate möglichst schnell zu> entladen...> Einschalten geht aber schön schnell.
Selbst wenn es scheinbar funktioniert, ist diese Betriebsart für den
NPN-Transistor unzulässig, da die maximale B-E-Sperrspannung deutlich
überschritten wird. Abhilfe würde hier eine Diode in Serie zum Emitter
schaffen.
Statt den PNP-Transistor und den Basiswiderstand mit einem unnötig hohen
Clamp-Strom zu belasten, kannst Du ihn mit einer Diode ansteuern und mit
einem Pull-Down-Widerstand gegen Masse/Source herunterziehen, ähnlich
wie hier in Bild 8.4 F
http://www.joretronik.de/Web_NT_Buch/Kap8_3/Kapitel8_3.html
Allerdings ist es in der Tat schwierig, auf diese Weise große
Gateladungen schnell zu entladen. Bipolare Transistoren mit hoher
Strombelastbarkeit bei gleichzeitig hoher Stromverstärkung sind eher
selten.
> Variante B: Mosfet-stufe (noch nicht aufgebaut)> Rückwärtsstrom sollte zumindest theoretisch keiner fließen.> Allerdings habe ich hier das Problem, dass ich während dieser Pausezeit,> in der 0V anliegen und ich das Gate entladen möchte, die Gatespannung> bei ca. 2V hängen bleibt aufgrund der Tresholdspannung von dem> pkanal-Fet. Was wiederum eher unschön ist, weil die Tresholdspannung vom> Leistungsmosfet schon bei 3V liegt.
Du könntest L-Level-MOSFETs als Treiber nehmen. Damit kannst Du diese
Spannung nochmal etwas senken
> Momentane Idee: Erzeugen einer kleinen negativen Spannung von -2V um> das Gate beim Auschalten sicher auf 0V zu entladen.
Es ist doch garnicht unbedingt nötig, bis auf 0V herunter zu gehen. Auch
ein bipolarer Treiber zieht nur auf 0,5-1V runter.
> Hat jemand eine Idee wie man so eine Treiberstufe schaltungstechnisch> besser umsetzen könnte? vielleicht eine Trickschaltung ?> Bzw. gibt es Anmerkungen sonstiger Art, z.b Denkfehler meinerseits ?
Ich denke auch, dass Du Dir den Aufwand sparen kannst. Einfach
primärseitig einen starken Treiber für einen bifilar (oder mehrfach)
gewickelten Treibertrafo nehmen und die Gates direkt ansteuern. Wenn Du
unbedingt die negative Ansteuerung fernhalten willst, hilft die
Schaltung im o.a. Link. Da werden die Gates direkt über den Trafo
aufgeladen und über einen Treibertransistor entladen.
Jörg
Danke erstmal für die Antworten...
Jörg Rehrmann schrieb:
> kann man machen, ist aber mit Vorsicht zu genießen. In der Anlaufphase> müssen sich die Stützkondensatoren erst aufladen werden. In dieser Zeit> werden die Leistungsschalter nur unzureichend angesteuert. Das muß> nicht, kann aber Probleme machen.
das wäre kein Beinbruch, da wir theoretisch eine sog. Anlaufphase mit
einer Zeit X definieren könnten, in der die Mosfets keinen Strom leiten,
die ganzen Stütz-Cs sich aber in der Zeit aufladen.
> Selbst wenn es scheinbar funktioniert, ist diese Betriebsart für den> NPN-Transistor unzulässig, da die maximale B-E-Sperrspannung deutlich> überschritten wird. Abhilfe würde hier eine Diode in Serie zum Emitter> schaffen.
Versteh ich jetz nich ganz warum der obere NPN ein Problem haben soll.
Sobald Strom durch die Basis fließt, leitet der Collector nach Emitter
durch und lädt das Emitter-Potential auf. Meinst du vielleicht, dass
in den paar Nanosekunden am Anfang beim Einschalten die BE-Diode zu viel
Spannung sieht ? Aber für diese kurze Zeit sollte der Basisvorwiderstand
die Spannung aufnehmen. Der NPN hat einen max. zul. Peak-Basisstrom von
1A. Bei z.b. 50R wären das dann ca. 0.3A, sollte ausreichen.
> Statt den PNP-Transistor und den Basiswiderstand mit einem unnötig hohen> Clamp-Strom zu belasten, kannst Du ihn mit einer Diode ansteuern und mit> einem Pull-Down-Widerstand gegen Masse/Source herunterziehen, ähnlich> wie hier in Bild 8.4 F> http://www.joretronik.de/Web_NT_Buch/Kap8_3/Kapitel8_3.html> Allerdings ist es in der Tat schwierig, auf diese Weise große> Gateladungen schnell zu entladen. Bipolare Transistoren mit hoher> Strombelastbarkeit bei gleichzeitig hoher Stromverstärkung sind eher> selten.
Den Trick habe ich schon weiterverfolgt. Das bringt uns aber nur in
Kombination mit einer Darlington-Stufe weiter. Die Transistoren die wir
haben, da sind 2 komplementär in einem Package. Würde sich anbieten.
Weiß aber nicht, welche Verzögerung innerhalb der Darlington-Stufe dann
entsteht. Müsste man messen und vergleichen.
> Es ist doch garnicht unbedingt nötig, bis auf 0V herunter zu gehen. Auch> ein bipolarer Treiber zieht nur auf 0,5-1V runter.
Wenn ich jetz den PNP als komplementär nehme, dann hätte ich 2xUbe,
wo ich dann schnell bei 1,5V landen kann.
Die Sache mit dem Komplementär reizt mich gerade etwas, zumindest es mal
aufzubauen und zu messen.
Meine Idee von zuvor mit der Erzeugung einer negativen Spannung hab ich
simuliert, klappt eigentlich, ist aber eben sehr komplex und
kompliziert.
Bevor ich diesen Schritt gehe, sollte ich vielleicht doch nachdenken das
Gate direkt von Trafo aus anzusteuern. Laut Datenblatt hat der jetzige
Trafo ein Lleak von <= 0.75µH
stephan schrieb:>> Selbst wenn es scheinbar funktioniert, ist diese Betriebsart für den>> NPN-Transistor unzulässig, da die maximale B-E-Sperrspannung deutlich>> überschritten wird. Abhilfe würde hier eine Diode in Serie zum Emitter>> schaffen.> Versteh ich jetz nich ganz warum der obere NPN ein Problem haben soll.> Sobald Strom durch die Basis fließt, leitet der Collector nach Emitter> durch und lädt das Emitter-Potential auf. Meinst du vielleicht, dass> in den paar Nanosekunden am Anfang beim Einschalten die BE-Diode zu viel> Spannung sieht ? Aber für diese kurze Zeit sollte der Basisvorwiderstand> die Spannung aufnehmen. Der NPN hat einen max. zul. Peak-Basisstrom von> 1A. Bei z.b. 50R wären das dann ca. 0.3A, sollte ausreichen.
Es geht um die B-E-Sperrspannung. Während der negativen Halbwelle liegt
der Emitter auf knapp 0V und die Basis geht runter auf -15V. Zulässig
sind ca. 5-7V
>> Statt den PNP-Transistor und den Basiswiderstand mit einem unnötig hohen>> Clamp-Strom zu belasten, kannst Du ihn mit einer Diode ansteuern und mit>> einem Pull-Down-Widerstand gegen Masse/Source herunterziehen, ähnlich>> wie hier in Bild 8.4 F>> http://www.joretronik.de/Web_NT_Buch/Kap8_3/Kapitel8_3.html>> Allerdings ist es in der Tat schwierig, auf diese Weise große>> Gateladungen schnell zu entladen. Bipolare Transistoren mit hoher>> Strombelastbarkeit bei gleichzeitig hoher Stromverstärkung sind eher>> selten.> Den Trick habe ich schon weiterverfolgt. Das bringt uns aber nur in> Kombination mit einer Darlington-Stufe weiter. Die Transistoren die wir> haben, da sind 2 komplementär in einem Package. Würde sich anbieten.> Weiß aber nicht, welche Verzögerung innerhalb der Darlington-Stufe dann> entsteht. Müsste man messen und vergleichen.
Bipolare Transistoren sind meistens schon nicht so schnell, Darlingtons
erst recht nicht, zumindest nicht beim Abschalten. Vielleicht geht es
hier noch, weil er vor allem schnell einschalten muß.
> Bevor ich diesen Schritt gehe, sollte ich vielleicht doch nachdenken das> Gate direkt von Trafo aus anzusteuern. Laut Datenblatt hat der jetzige> Trafo ein Lleak von <= 0.75µH
Naja, so toll ist das nicht. Das bekommt man bifilar gewickelten und mit
verdrillten Drähten auf einem Ringkern besser hin. Das hängt aber
natürlich auch von den genauen Anforderungen, insbesondere
Frequenzbereich ab.
Jörg
gatetreiber_beispiel.PNG
(38 KB)
gatetreiber_beispiel_mosfet.PNG
(11 KB)
