Hallo, ich arbeite seit einigen Tagen an der Implementierung eines Aurora IP Cores auf zwei Virtex 5 (ML507 Xilinx Board) via LWL. In der Simulation (iSim) läuft die Initialisierung des Cores anfangs einwandfrei. Ich bekomme ein generiertes Clock Signal (TX_OUT_CLK) und auch ein Channel_UP (high). Nur leider wird keine Lane aufgebaut. Hatte schon jemand Anderes aus dem Forum so ein Problem oder kann mir einen Tipp geben? Vielen Dank!
Gast
#2392877
Schau mal ins Xilinx-Forum [1]. Da erreichst Du mehr Leute mit Deiner Frage. Duke [1] http://forums.xilinx.com/
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.