Eagle Flächen, Bahnen und Leiterplattenhersteller

Eagleuser Gast #2395146 
Hi,

wie ist das eigentlich, wenn ich kleinere Fragmente wie das im Bild hab.

Das Rote ist alles VCC und liegt auf dem selben Layer, fertigt der 
Leiterplattenhersteller, wie zum Beispiel Conrad dann diese kleine Bahn 
extra oder macht er alles in die dicke fläche rein?

Wie kann man denn erreichen, dass 2 Pins von so nem SO8 Gehäuse, die auf 
VCC liegen zu einer Lötfläche zusammen geführt werden?

Lg Eagleanfänger
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
G. C. #2395180 
> wie ist das eigentlich, wenn ich kleinere Fragmente wie das im Bild hab.

Mein Eindruck hier: Solche Fragmente entstehen typischerweise, wenn man 
ein bereits geroutetes Bauteil ein wenig verschiebt. Da hift ein ripup 
auf das Stückchen und ein anschließendes ratsnest.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Eagleuser Gast #2396059 
wie behandeln die Leiterplattenhersteller wie Conrad sowas?

wird da einfach eine Fläche drausgemacht oder ist man verpflichtet dazu, 
solche Sachen rauszulöschen?
Antwort Zitieren Bearbeiten Löschen Melden Danke
Klaus K. #2396072 
Die Platinenhersteller haben mit solchen 'Kleinigkeiten' keine Probleme.
Es wird ja im Fertigungsprozess eine komplette Maske 'gedruckt' (oder 
belichtet, oder ...), da ist es fast egal wie groß die einzelnen Stücke 
sind.
Es ist eigentlich nur unschön.

Gruß Klaus
Antwort Zitieren Bearbeiten Löschen Melden Danke
Alter Adler Gast #2399680 
Solche Fragmente jucken keinen, die gehen sozusagen in der Leiter-
bahn unter, das sieht man nicht mehr, dürften sogar im Gerberfile
verschwinden. Schätze daß die modernen Photoplotter das alles
rausrechen und nicht noch mal zeichen.

Und Maik hat recht direkt zu PCB-Pool gehen, ist einfacher und
schneller. (Wenn mal was unklar ist, die fragen zurück bevor was
passiert, bin sehr zufrieden mit dem PCB-Service!)
Antwort Zitieren Bearbeiten Löschen Melden Danke
Maik G. #2399879 
Alter Adler schrieb:
> Solche Fragmente jucken keinen, die gehen sozusagen in der Leiter-
> bahn unter, das sieht man nicht mehr, dürften sogar im Gerberfile
> verschwinden. Schätze daß die modernen Photoplotter das alles
> rausrechen und nicht noch mal zeichen.
Sry. ich hab dies leider auch schon durch... die werden nicht 
verschwinden. Stehen sogar mit drinne. Hatte deshalb schon 2 Rückrufe 
von PCB.

deshalb guter Tip, wenn sowas auftaucht versuchen zu beseitigen... Spart 
massen Streß
Antwort Zitieren Bearbeiten Löschen Melden Danke
Eagleuser Gast #2400266 
Meine Platine ist ja 2 lagig, ich hab außerdem die Dummheit gemacht, 
Leiterbahnen zu vergrößern, indem ich einfach selber welche nochmal 
gezogen hab und mit dem Namebefehl diese mit den dazugehörigen verbunden 
habe.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 15 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.