Gast
#2409897
Hallo Leute, ich lese mich gerade in VHDL mit dem Buch "VHDL - Synthese" von Reinhard und Schwarz ein. Hier ein Link zum Buch: http://books.google.de/books?id=BSeku8N6nrQC&pg=PA56&lpg=PA56&dq=%22vhdl+synthese%22+bild+3-13&source=bl&ots=LzazY8pyUv&sig=C6qop6cGLI8MTIjJ7ODiRsaT3Tc&hl=de&ei=e9i2TsL3IMzZ4QTi8rHHAw&sa=X&oi=book_result&ct=result&resnum=1&ved=0CCgQ6AEwAA#v=onepage&q&f=false Auf s. 54-56 wird ein Schieberegister beschrieben und das Syntheseergebnis gezeigt. Und genau bei diesem Syntheseergebnis versetehe ich etwas nicht. Im oberen linken Virtel des Schaltplanes, bei den undgattern: Dort wird ja das scheiben realisiert... Wieso führen die Ausgänge von diesen Gattern dahin, wo sie hinführen? Ich hätte eigentlich erwartet, dass die oberen beiden &-Gatter zu den unteren beiden or-Gatter und die unnteren & zu den oberen or. Verstehe ich etwas falsch, oder ist im Buch ein Fehler? Gruß, Yaro