Gast
#2417847
Hallo, ich steige zwecks Uni etc gerade von Eagle auf Altium um und versuche mich gerade an einer kleinen Platine. Beim Routen der Leiterbahnen ist irgendwie bei manchen Leitungen eine Art Lotstop (oder restrickt oder was auch immer darauf, so wie bei den Pads der ICs etc), siehe Anhang. Weiß jemand wie ich das entfernen kann, ich nehme an, sonst liegen die Bahnen beim herstellen dann frei? Gruß Thomas
