Hi Leute kann mir jemand bitte erklären was related logic respektive unrelated logic genau ist und ne Begriffsabgrenzung machen? Ich hab dazu nur das hier gefunden: http://www.myhdl.org/doku.php/cookbook:stopwatch:map aber das versteh ich nicht wirklich. Ich glaube zu verstehen, dass unrelated logic platzsparender ist, und related logic bessere timing performance hat, aber wieso, das hab ich noch nicht ganz verstanden. danke im Vorraus
Sieh dir mal den Aufbau eines Slices an. Wieviele LUTS sind da drin? Dann macht dieser Satz auf einmal Sinn:
1 | Map will only begin packing unrelated logic into a slice |
2 | once 99% of the slices are occupied through related logic packing. |
Erst wenn 99% des FPGAs voll sind, wird der Mapper versuchen, nicht zusammenhängende Logikfunktionen in den selben Slice zu packen...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.