related und unrelated logic

[Queck S. (Firma: Uni) (kiigass)]

Hi Leute

kann mir jemand bitte erklären was related logic respektive unrelated 
logic genau ist und ne Begriffsabgrenzung machen?

Ich hab dazu nur das hier gefunden: 
http://www.myhdl.org/doku.php/cookbook:stopwatch:map aber das versteh 
ich nicht wirklich.

Ich glaube zu verstehen, dass unrelated logic platzsparender ist, und 
related logic bessere timing performance hat, aber wieso, das hab ich 
noch nicht ganz verstanden.

danke im Vorraus

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Sieh dir mal den Aufbau eines Slices an. Wieviele LUTS sind da drin?

Dann macht dieser Satz auf einmal Sinn:

Map will only begin packing unrelated logic into a slice 
once 99% of the slices are occupied through related logic packing.

Erst wenn 99% des FPGAs voll sind, wird der Mapper versuchen, nicht 
zusammenhängende Logikfunktionen in den selben Slice zu packen...