Clock Domain Crossing - Shared Memory Verständnisfrage

Wie groß sind denn die Datenmengen und wie schnell die beiden Takte?

16 Bit mit 64 MHz bei einer maximalen Größe von 64 kByte

>> Simple Dual Port Ram. Hier bin ich mir nicht sicher. Benötigt dieser
>> mehr Blockram?

Nein und es ist auch die sinnvollste Lösung.

Ansonsten ein asynchrones Fifo, das geht auch Plattformunabhängig.

Clk muxen ist murks, lass das.

ok danke,

noch eine frage am rande:

wenn ich bei xilinx im core generator ein 16 bit breiten und 32768 
(=64kbyte) tiefen sdp_ram anlege, warum sind das dann 16 blockrams? Ich 
dachte ein Blockram fasst 32kbyte?

ok genau hingeschaut sind es 15 x 36k Blockrams

nochmal ins manual geschaut: kb bedeutet kilobits und nich kilobyte, das 
erklärts dann wohl.

>Ansonsten ein asynchrones Fifo, das geht auch Plattformunabhängig.

Ich würde erst einmal ein Hersteller-Template für einen DC-Fifo 
verwenden. Wenn das klappt, erst dann würde ich eine eigene 
HDL-Beschreibung ausprobieren. Ich verspreche dir: Die eigene Variante 
hat es in sich!