Altera PCIe Root Port ST-Interface

[andreas (Gast)]

Hallo,

in meinem aktuelle Design habe ich einen PCIe-Endpoint und einen 
Speichercontroller als FPGA-Netzliste. Der PCIe-Endpoint wurde über den 
SOPC-Bulder von Altera erstellt. Auf Ebene des SOPC-Builder lies sich 
das ganze Design problemlos testen, da Altera eine Testbench mit 
ertsellt. Nun möchte ich aber die Netzliste des gesamten FPGAs 
überprüfen. Dafür ist die generische Lösung von Altera nicht zu 
gebrauchen.

Mein Ansatz war nun über Quartus einen PCIe Root Port zu erstellen und 
von dort aus meinen zu testenden Endpoint zu stimulieren. Allerdings 
musste ich feststellen das der PCIe-Root-Port nur über das Avalon 
Streaming INterface angebunden ist. Daher ist nun meine Frage wie kann 
ich PCIe-Transaktion (z.B. Schreibe Datenwort 0815 an Speicherstelle x 
oder Lese von Speicherstelle y) über das STreaming INterface auslösen? 
Desweiteren würde ich mich sehr freuen, wenn jemand ein Makro dafür 
hätte.

Vielen Dank für die Antworten!

mfg
Andreas