ADCCLK beim STM32F4

Gast #2677019
Lesenswert?
• ▲
▼
Hi,

in der reference manual 
(http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECHNICAL_LITERATURE/REFERENCE_MANUAL/DM00031020.pdf) 
vom F4 steht auf Seite 215 unten eine eigenartige Rechnung. ADCCLK sei 
38MHz bei einer APB2 CLK von 60MHz.

Soweit ich ADCCLK auf Seite 209 verstanden habe, kann man APB2 durch 
2/4/6  oder 8 teilen, um ADCCLK zu erhalten. 60MHz / 2 sind bei mir aber 
30MHz. Wie sind also die Angaben auf Seite 215 zu verstehen? Auch das 
Ergebnis des Rechenbeispiels ist verwirrend: 15 cyles / 60 MHz = 0,25us 
und nicht 0,5us wie im Datenblatt geschrieben.

Im Prinzip geht es mir darum, genau angeben zu können wie lange eine 
Conversion dauert.
Gast #2677073
Lesenswert?
• ▲
▼
Blöderweise ist der Fehler gerade so ungünstig, dass man ewig den Rest 
des manual wälzen muss, um zu verstehen, was nun gemeint ist.

Gemeint war also ADCCLK = 30MHz, denn dann käme man auch auf die 0,5us?

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.