Hallo, ich habe hier ein STM32-SK Entwicklungsboard mit STM32F103RB. Z.Z. versuche ich den I2C bus in Betrieb zu nehmen und benutze die I2C-CPAL-Bibliothek von ST. Ich habe mir jetzt mal genauer die Interrupts im Slave Receiver Modus angeschaut. Folgende Sequenz läuft dabei ab: Adresse empfangen SR1=0x0002->ADDR-Interrupt Datenbyte empfangen -> KEIN Interrupt Datenbyte empfangen SR1=0x0044->BTF- und RxNE-Interrupt Datenbyte empfangen SR1=0x0044->BTF- und RxNE-Interrupt Datenbyte empfangen SR1=0x0044->BTF- und RxNE-Interrupt STOP empfangen SR1=0x0050->STOPF- und RxNE-Interrupt Meine große Frage ist, wiso wird nach dem Empfang des ersten Datenbytes KEIN Interrupt erzeugt??? Im Prinzip wird das Empfangsregister immer verspätet gelesen und das letzte Datenbytes erst beim empfang des Stop-signals gelesen. Gruß buexy