Einschaltzeitbegrenzung mit FET-Flankengetriggert

Juten Abend allesamt,

es wäre schön, einen Tip zu erhalten, ob es möglich ist,
nur mit diskreten Bauteilen (wenige)folgende Funktion zu erhalten:
Ein Eingangssignal (5V) tein=>30s soll auf 3s (Uaus +-20%)
"begrenzt" werden.
D.h., mit der steigenden Flanke des Eingangssignals soll
praktisch ein Monoflop getriggert werden.
Mit einem FET und Kondensator kann man das erreichen.
Gibt es für den diskreten Aufbau einen Google-Tip?
Interessehalber: Wie wird eigentlich diese Flankenabhängigkeit
bei den Logikfamilien ereicht?

Man möge mir mein Unwissen entschuldigen!

Besten Dank schon einmal!