Leider habe ich keine entsprechenden älteren Beiträge gefunden, deshalb stelle ich meine Frage direkt an euch. Zur Steuerung eines BLDC (48V, 1kW) soll die Geschwindigkeit über einen Poti geregelt werden. Dieser Poti wird über einen ADU mit SPI-Schnittstelle ausgewertet. Die restliche Regelung und Steuerung SPI erfolgt mit dem DE2-70 Board (FPGA mit NIOS II als Softcore-Prozessor). Die Platine mit dem ADU ist über ein Flachbandkabel mit dem DE2-Board verbunden. Diese Kombination ist auch leider nicht veränderlich. Im Stillstand erfolgt die Wandlung am ADU (Geschwindigkeitspoti, sowie weitere angeschloßener Komponenten) ohne Probleme, jedoch bei aktiven Betrieb des Motors kommt es zu deutlichen Störungen. Meine Idee ist eine Neukonzeption der Platine (ist eh vom Vorgänger übernommen worden). Dabei möchte ich Serienwiderstände in den Signalleitungen der SPI verbauen und parallel zu den Signalleitungen Masseleitungen im Flachbandkabel verlegen. Was denkt ihr darüber? Leider bin ich Programmierer und kein Hardware-Mensch. ;-) Gruß Kai