Gast
#2742059
Hallo,
ich habe eine Frage zu der ISR-Behandlung bei den MSP430ern.
Das folgende konstrukt findet sich beispielhaft in mehreren Büchern und
Examplecodes.
__interrupt void TIMERB1_ISR(void)
{
/* Any access, read or write, of the TBIV register automatically resets
//the highest "pending" interrupt flag. */
switch( __even_in_range(TBIV,14) )
{
case 0: break; // No interrupt
case 2: break; // CCR1 not used
case 4: break; // CCR2 not used
case 6: break; // CCR3 not used
case 8: break; // CCR4 not used
case 10: break; // CCR5 not used
case 12: break; // CCR6 not used
case 14: P1OUT ^= 0x01; // overflow
break;
default: break;
}
}
Was ich mich dabei aber frage:
"Case 0" trifft doch im wesentlichen immer zu, und demnach müsste die
ISR doch stets sofort verlassen werden, ohne jemals einen der echten
Interrupt-Cases erreichen zu können...
oder habe ich die switch-case Anweisung nicht richig verstanden?