PlanAhead 14.1 - nicht vollständig platziert

Hi Leute!

Ich verwende Xilinx ISE 14.1 mit einem Spartan-6 25T.
Im PlanAhead 14.1 kann man sich ja nachm Routen anzeigen lassen, wohin 
die ganzen LUTs/Fliflops etc platziert wurden im FPGA.

Mein Problem:
Teilweise werden LUTs, wo ich mir zu 100% sicher bin, dass sie von 
absoluter Relevanz für die Funktionalität und vor allem die Post-Route 
Simulation sind, nicht platziert. Ich kann diese dann quasi selbst 
platzieren, allerdings frage ich mich, wieso er das im POST route noch 
nicht selber gemacht hat...

Naja, hat irgendjemand so ein Problem schonmal gehabt?

Danke vielmals!
Gilles