Forum: FPGA, VHDL & Co. Altera Cyclone III CLK Pins


von Günter (. (dl4mea)


Lesenswert?

Hallo,

ich habe mir das Terasic DE0 Board geholt und bereite derzeit mein 
Design mit dem Cyclone III EP3C16 im 144 Pin Gehäuse vor. Und sehe, daß 
dieser Baustein 16 Clock-Pins hat. Wozu braucht man den sowas?

Sind diese Pins auch als normale IOs brauchbar?

Oder haben diese Pins spezielle Eigenschaften, z.B. wenn es darum geht 
einen Clock auch nach draussen zu routen, z.B. um damit einen getakteten 
externen Baustein anzusteuern?

Danke schon jetzt für jeden Kommentar!

Günter (dl4mea)

von Uwe (Gast)


Lesenswert?

Guck doch einfach ins Datenblatt.

von Max (Gast)


Lesenswert?

Hallo,

die CLK Pins sind für Clockeingänge optimiert und können andernfalls nur 
als Eingang verwendet werden.

Gruß Max

von Günter (. (dl4mea)


Lesenswert?

Danke,

und warum hat das FPGA dann gleich 12 Stück davon?

von Uwe (Gast)


Lesenswert?

Damit man viele unetrschiedliche Schaltungen mit Unterschiedlichen 
clocks benutzen kann. z.B. einen µP mit 20Mhz, ein USB-Device mit 48MHz, 
einen Timer mit 15,768MHz einen weitern µC mit 25Mhz, usw.
Die laufen alle unabhängig und asynchron zueinander. Normalerweise 
braucht man jedoch nur einen Haupttakt, aus dem man alle anderen 
ableitet.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.