Hallo, ich habe mir das Terasic DE0 Board geholt und bereite derzeit mein Design mit dem Cyclone III EP3C16 im 144 Pin Gehäuse vor. Und sehe, daß dieser Baustein 16 Clock-Pins hat. Wozu braucht man den sowas? Sind diese Pins auch als normale IOs brauchbar? Oder haben diese Pins spezielle Eigenschaften, z.B. wenn es darum geht einen Clock auch nach draussen zu routen, z.B. um damit einen getakteten externen Baustein anzusteuern? Danke schon jetzt für jeden Kommentar! Günter (dl4mea)
Gast
#2779398
Guck doch einfach ins Datenblatt.
Gast
#2779671
Hallo, die CLK Pins sind für Clockeingänge optimiert und können andernfalls nur als Eingang verwendet werden. Gruß Max
Danke, und warum hat das FPGA dann gleich 12 Stück davon?
Gast
#2779744
Damit man viele unetrschiedliche Schaltungen mit Unterschiedlichen clocks benutzen kann. z.B. einen µP mit 20Mhz, ein USB-Device mit 48MHz, einen Timer mit 15,768MHz einen weitern µC mit 25Mhz, usw. Die laufen alle unabhängig und asynchron zueinander. Normalerweise braucht man jedoch nur einen Haupttakt, aus dem man alle anderen ableitet.