GND-"Ausläufer" in eigenem SMD-Package

Gast #2785937
Hi!

Ich habe ein SMD-Package mit Exposed Pad erstellt und auf einer Platine 
plaziert. Die Platine wird von einem GND-Polygon umschlossen. Bei 
"Ratsnest" kommt es jetzt zu unschönen "Ausläufern" der GND-Fläche vom 
Exposed Pad nach außen - siehe Bild. Weiß jemand, wie man das verhindert 
ohne mit T-Restrict ein Rechteck drumherum zu zeichnen?

Vielen Dank!
Angehängte Dateien:
Kann es sein, dass der mittlere Pin jeder Seite, also jene zu denen die 
Ausläufer hin entstehen, im selben Netz wie das Pad sind? ...und Eagle 
nun versucht mit dem Polygon das Pad in der Mitte und eben diese Pins 
wie üblich über, sofern aktiviert, 'thermals' zu verbinden versucht, 
aber von den Design-Rules daran gehindert wird? ...die Ausläufer die Du 
nun siehst scheinen Artefakte davon zu sein.

Wie sehen denn die entsprechenden Restrict-Layer in Bauteil aus?

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 14 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.