GND-"Ausläufer" in eigenem SMD-Package

Hasi Gast #2785937
Lesenswert?
• ▲
▼ 
Hi!

Ich habe ein SMD-Package mit Exposed Pad erstellt und auf einer Platine 
plaziert. Die Platine wird von einem GND-Polygon umschlossen. Bei 
"Ratsnest" kommt es jetzt zu unschönen "Ausläufern" der GND-Fläche vom 
Exposed Pad nach außen - siehe Bild. Weiß jemand, wie man das verhindert 
ohne mit T-Restrict ein Rechteck drumherum zu zeichnen?

Vielen Dank!
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Sascha W. #2785966
Lesenswert?
• ▲
▼ 
Kann es sein, dass der mittlere Pin jeder Seite, also jene zu denen die 
Ausläufer hin entstehen, im selben Netz wie das Pad sind? ...und Eagle 
nun versucht mit dem Polygon das Pad in der Mitte und eben diese Pins 
wie üblich über, sofern aktiviert, 'thermals' zu verbinden versucht, 
aber von den Design-Rules daran gehindert wird? ...die Ausläufer die Du 
nun siehst scheinen Artefakte davon zu sein.

Wie sehen denn die entsprechenden Restrict-Layer in Bauteil aus?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren