Forum: FPGA, VHDL & Co. vga-ausgabe problem


von Gerald (Gast)


Angehängte Dateien:

Lesenswert?

hallo leute,

ich evrsuche gemeinsam mit markus dem spartan3 von xilinx herr zu
werden, dabei gibt es folgendes problem.

am board befindet sich ein 50mhz clock der zu erzeugung der vertikalen
und horizontalen synchronisierung herangezogen wird.

ziel meiner derzeitigen übung ist es ein linie in vhdl zu zeichnen.
der vga ausgang an sich funktioniert einwandfrei, bis auf das das die
linie, die nach dem bresenham-algorithmus berechnet wurde nur flackert.
irgendwas stimmt mit der synchronisierung nicht.

prozess j ist für dieses problem irrelevant (funkioniert aber).

bitte um hilfestellung

danke

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.