Forum: FPGA, VHDL & Co. Process mit area_group?


von Peer Royla (Gast)


Lesenswert?

Hallo,

ich versuche seit mehreren Tagen meinem Xilinx beizubringen einen
Process in ein bestimmtes Area des Virtex 4 abzulegen.

Ich habe das Problem das er bei der Synthese meine Instance noch
erkannt, aber bei Translate dann den Fehler instance not found
ausgibt.

Mein Process habe ich mitlerweile als Neue Entity ausgelagert, und mit
einem Port Map wieder eingebunden.

Hat jemand eine Ahnung wie man einen Process sagen wir mal zwischen
X111Y70  und X130Y90 ablegen kann?

Danke Peer

von Sven Johannes (Gast)


Lesenswert?

Moin...

einen Process wirst du nicht mit constraints belegen können. Wenn du
eine entitiy baust die nur diesen Prozess beiinhaltet kannst du die
Instanzen fixieren. Das ist das "AREA_GRUOP" Constraint im UCF.

Nach der Synthese kannst du das PCF kontrollieren, da sind dann die
Bestandteile mit COMPGRP Anweisungen belegt, ist aber nicht mehr
richtig lesbar.

--
 Sven Johannes

von Peer Royla (Gast)


Lesenswert?

hi Sven,

habe genau das gemacht,
leider erkennt Xilinx die Entity als Instance nach der Synthese, aber
nicht mehr im Translate.

Die Entity heist GEN_A

und der constraint

inst "GEN_A"  AREA_GROUP=Group_A;
AREA_GROUP "Group_A" RANGE=SLICE_X3Y1:SLICE_X33Y33;

ergibt folgenden Fehler:
NgdBuild:753 - Line 41 in 'LFSR_CS_Test.ucf': Could not find
instance(s)
   'GEN_A' in the design.  To suppress this error specify the correct
instance
   name or remove the constraint.

ich Verstehe es einfach nicht.

Gruß Peer

von Peer Royla (Gast)


Lesenswert?

Habe die Lösung gefunden:

inst "GEN_A/*"  AREA_GROUP=Group_A;

und schon macht er ganau was ich will.

Gruß Peer

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.