Hallo ! Wir haben einen FPGA der mit 3.3V läuft und wir müßen jetzt die Daten vom ADC (1.8V) auf den FPGA bringen. Beide Bausteine haben LVDS. Müßen wir jetzt eine Pegelanpassung wegen den unterschiedlichen Spannungen vornehmen ? Eigentlich ja, aber gibts da schon was passendes (IC etc.) ? Gruß U.
Gast
#2854907
Ein Pegelwandlung braucht es eigentlich nicht, da LVDS als Standard ja ca. 1.2V Offset vorgibt. Von diesem Offset werden dann die beiden Pegel mit ca. 350mV gebildet. Je nach verwendetem FPGA-Typen ist allerdings eine bestimmte IO-Spannung an der für LVDS verwendeten Bank nötig. Beim Cyclon III z.B. 2.5V. Innerhalb dieser Bank gibt es dann auch noch Einschränkungen was die daneben liegenden IOs bei Verwendung als Single-Ended-IOs angeht. Das sollte vor dem Layout unbedingt mit dem entsprechenden Tool geprüft werden. Gruß, RS