Hallo zusammen, ich habe mir eine DVI zu LVDS Brücke mit den Chips TFP403 und DS90C387A von Texas Instruments gebaut. Nach dem der erste Prototyp soweit läuft, würde ich gerne für das redesign ein weiteres Feature hinzufügen. Ich würde gerne die Signal hsync, vsync und DE abgreifen und an 3 pins legen, sodass ich diese z.B. mit einem FPGA detektieren kann. Nun mein Problem: die Leitungen sind impedanz optimiert sodass ich annähernd impedanz frei die Signale abrgeifen muss. Ich dachte nun an einen OP mit > 165 MHz (Rail-to-Rail). Hat hier jemand schon etwas ähnliche gemacht und Erfahrungswerte? Insbesondere die Terminierung der Signalleitungen, sowie die Beschaltung des OP's würde mich interessieren. Viele Grüße, Jürgen