Gast
#2927545
Hallo, habe mir gerade diverse Threads zur leider ungepufferten SPI Schnittstelle in Senderichtung der 8-Bit AVRs durchgelesen, sowie das Datenblatt durchstöbert. Das habe ich vor: Ich möchte mit mindestens 2-4 MHz SPI Takt und 16 MHz Systemtakt als Slave 3 Byte ohne Unterbrechnung rausschieben. Frage: Wann muss ich SPDR setzen damit das so (sicher) funktioniert? Muss ich immer über ein /SS unterbrechen? Wenn ja, kann ich hierfür den Chip kurz in den Master Mode setzen, um das ganze von der echten Master-Seite aus zu umgehen? Soweit ich verstanden habe, tritt ja wenn ich zu früh/spät auf SPDR schreibe ein wcol Event (colission) ein. Aber nirgends habe ich etwas zu den minimalen Abständen zu den jeweiligen Flanken gefunden. Wenn ich jetzt mit 2 MHz Takte habe ich ja zwischen Flanken immer 8 Takte Zeit, von denen ja noch 4 für die Übertragung nutze, leite ich mir mal so aus der maximalen Frequenz von CLK/4 ab für SPI?