ISE -> Microblaze -> IO Bus -> IP ?

Hey,
danke für die Dokumentation. Hab sie mir durchgelesen und beschreibt das 
vorgehen so weit ganz gut. Stützt sich dabei allerdings auf PlanAhead, 
welches ich nach Möglichkeit nicht anfassen wollte.

Allerdings bin ich gestern noch auf eine Dokument gestoßen, welches den 
IO-Bus näher beschreibt, bzw. das gesamte IO-Module von welchem er ein 
Teil ist.
http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_4/ds865_microblaze_mcs.pdf
Da steht drin wie der Bus prinzipiell arbeitet.

Der Bus kann im SDK über XIOModule_IoWirteWord etc. angesprochen werden. 
Hinweise darauf gibt es hier: 
http://forums.xilinx.com/t5/Embedded-Processing/Microblaze-MCS-Hello-World/td-p/211577

Hab damit jetzt mal ein bisschen rumgespielt und soweit scheint das auch 
zu funktionieren. auf dem Adressbus werden zu mindestens die richtigen 
Daten ausgegeben. Um das ganz vollständig zu testen, muss ich bei 
Gelegenheit noch ein Modul schreiben, welches den Bus vollständig 
unterstützt. Bin ich bis jetzt leider noch nicht zu gekommen.

Wer interessiert daran ist, mit ISE und dem SDK einen Microblaze 
aufzusetzen, dem sein dieses Dokument empfohlen, darin ist alles 
notwendige ganz gut beschrieben:
http://ece.wpi.edu/~rjduck/Microblaze%20MCS%20Tutorial%20v2.pdf

@rob Learning-by-doing and test modding
@MicoBlaze MCS Address Map Xilinx Software Development Kit
Danke für die *.pdf Map + Bus spec. mit 0x8000-0038 @Master IRQ-Enabel.

Xilinx EDK Tutorial - Adding custom IP to an EDK Project - Part 2
pcores ist der Proj. Folder + SubFolders
2 Dateien werden händisch gemoddet, und via Tool korrekt Re-Importiert
 0 32 Bus dazu in Endian-Format via PORTMAP instanziert
https://www.youtube.com/watch?v=WYOQpqlEY94
Gruss Holger
PS.
Der Busdecoder ist eine Case switch, so wird der RW und I/O an 
Peripherie gemanaged.
So Dekodiert der Wishbone Bus auch.
So hoffe ich das ich meine WISHBONE V24 UART @TIMER Kopplung auf den 
Zahn triggen kann.
Da ich den prom_init.hex nicht als *.asm Source Code habe.
Nur den von dem neuen MachXo2 Derivat.
Bulding from Scatch via Bus Manager ist ein sehr gutes Video Tutorial
Danke für die Hilfe.

@Rob Hallo
"Build from sratch via Bus Manager"
http://www.origin.xilinx.com/csi/training/embedded...


Das Video Tutorial ist gut, da geht es nach ca 12 Minuten
Um deine Frage mit dem Build from Sratch Project
Bus Manager und System Builder Tools ect.
############################################################

Das ist ein Prof. der an das System noch DDR3 RAM vebaut hat.
Der Blog ist sehr gut gemacht.
http://svenand.blogdrive.com/archive/53.html
############################################################


Es ist ein wiered or Bus multipex Bus, sagt der Prof auch.
Danke für alles.
Gruss Holger
PS.
Ich habe das jetzt gepeilt Bus-select UART .TIMER und
Und wie beim WishboneBus geht es danach an den Simplex Bus.
Und somit an die Costom Fuction Module.mit Tasken auf dem Fabric.

Via Discrete Read nennt sich das.

1

data = XIOModule_Initialize(&gpi1, XPAR_IOMODULE_0_DEVICE_ID);

2

data = XIOModule_Start(&gpi1);

3

4

data = XIOModule_DiscreteRead(&gpi1, 1);

5

XIOModule_DiscreteWrite(&gpi1, 1, data);