Forum: FPGA, VHDL & Co. Wert der Pull-Up Widerstände


von Hans (Gast)


Lesenswert?

Hallo,
benutze für mein Abschlußarbeit einen Spartan 6 FPGA als Gegenstück für 
einen Boundary Scan Test. Als Configurations Mode habe ich Master Serial 
gewählt.

In welchen Zustand gehen die I/Os des FPGA nach dem BST(Pull-Down, 
Tri-State,...)?

Wo und in welchem Datenblatt kann ich Infos über die Größe der Pull-Down 
bzw. der Pull-Up Widerstande finden?


Danke im voraus
Hans

von Christian R. (supachris)


Lesenswert?

Pull-Down oder Tristate während der Config-Phase ist abhängig vom Pegel 
am HSWAP Pin. Das steht im Configuration User Guide.
Der Wert der Pull-Widerstände müsste im DC and Switching Data Sheet 
stehen.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.