Wert der Pull-Up Widerstände

Hans Gast 24.11.2012 19:54 #2930887

Lesenswert?

•

Hallo,
benutze für mein Abschlußarbeit einen Spartan 6 FPGA als Gegenstück für 
einen Boundary Scan Test. Als Configurations Mode habe ich Master Serial 
gewählt.

In welchen Zustand gehen die I/Os des FPGA nach dem BST(Pull-Down, 
Tri-State,...)?

Wo und in welchem Datenblatt kann ich Infos über die Größe der Pull-Down 
bzw. der Pull-Up Widerstande finden?


Danke im voraus
Hans

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Christian R. (supachris) 24.11.2012 21:05 #2931005

Lesenswert?

•

▲
▼

Pull-Down oder Tristate während der Config-Phase ist abhängig vom Pegel 
am HSWAP Pin. Das steht im Configuration User Guide.
Der Wert der Pull-Widerstände müsste im DC and Switching Data Sheet 
stehen.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Wert der Pull-Up Widerstände

Antwort schreiben