Design mit zwei Takten betreiben

Ralf Gast 27.11.2012 08:56 #2934199

Lesenswert?

•

Hallo zusammen,

ich habe ein synchrones Design.
Das möchte ich entweder mit
- einem Oszillator auf der Platine, oder
- einer externen Taktquelle (Stiftleiste)
betreiben.

Nun habe ich im Design ein Signal CLK (logisch :).

Kann ich CLK_intern und CLK_extern auf CLK multiplexen?

CLK <= CLK_extern when mode_ext = '1' else CLK_intern;


Ich habe irgendwie ein ungutes Gefühl bei der Sache, weil ich dann Logik 
im Taktpfad habe...

Wie kann ich diese Sache eleganter/richtig lösen?

Vielen Dank!
Ralf

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

derLars Gast 27.11.2012 09:24 #2934245

Lesenswert?

•

▲
▼

Bei Xilinx gibt es den sogenannten BUFGMUX_CTRL :) (s. Libraries Guide)
Ein Takt-Multiplexer mit zwei Eingängen.

Bei Altera gibt es sowas bestimmt auch.

Gruß,
derLars

Antwort Zitieren Bearbeiten Löschen Beitrag melden

A.S. Gast 27.11.2012 12:04 #2934464

Lesenswert?

•

▲
▼

PLL mit zwei Eingängen. Die Umschaltung erfolgt dann intern per Signal.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Christian R. (supachris) 27.11.2012 20:31 #2935185

Lesenswert?

•

▲
▼

Für welchen FPGA soll das denn sein? Pauschal kann man nicht 
beantworten, was da nötig ist. Auf jeden Fall aber eine FPGA-spezifische 
Komponente.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren