Gast
#2951561
Hi,
hab gerade ein größeres Problem mit dem Altium Designer, vielleicht kann
mir da ja jemand weiter helfen.
Mein Layout besteht z.Zt. aus 15 Netzklassen, die alle unterschiedliche
Abstände gegeneinander und auch auf den Außen- und Innenlagen einhalten
müssen.
Folgende Clearence-Regel habe ich einmal aufgestellt, in der Annahme,
dass sie funktionieren müßte:
Beispiel Innenlagen:
First: (InNetClass('24V') AND (OnLayer('Mid-Layer 1') OR
OnLayer('Mid-Layer 2') OR (OnMultiLayer)))
Second: InNetClass('Gate_U_H') OR InNetClass('Gate_V_H') OR
InNetClass('Gate_W_H') OR InNetClass('AC-IN') OR InStructureClass('ZK')
OR InNetClass('YC')
Beispiel Außenlagen:
First: (InNetClass('24V') AND ((InLayerClass('Component Layers') OR
(OnMultiLayer))))
Second: InNetClass('AC-IN') OR InStructureClass('ZK') OR
InNetClass('Gate_U_H') OR InNetClass('Gate_V_H') OR
InNetClass('Gate_W_H') OR InNetClass('YC')
Sieht auch alles auf den ersten Blick ganz gut aus, wenn ich nun aber
die Leitungen verlege, kommt es zu einem merkwürdigen Effekt.... ich
versuche das mal zu erklären...
Ich route eine Leitung der Netzklasse 24V an ein THT-Pad der Klasse
Gate-W_H vorbei und es werden die Abstände auf der Ober- und Unterseite
sowie auf den Innenlagen, richtig eingehalten.
Fange ich jetzt mit der Netzklasse Gate-W-H an zu routen, wird eine der
Regeln (Außenlagen oder Innenlagen) NICHT richtig eingehalten und zwar
immer nur an THT-Pads (MultiLayer).
Wenn man nun die Priorität ändert, verschiebt sich der Effekt nur auf
andere Lagen.
Ich hab schon Tagelang verschiedenste Regeln ausprobiert, komme aber
einfach nicht zu einer Lösung.
Auch beim Support hab ich schon mehrfach angefragt (eine Anfrage läuft
noch), aber bisher noch keine befriedigende Lösung gefunden.
HAT JEMNAD EIBNE IDEE DAZU???
Danke schon einmal Vorab...
Lutz