|
Anzeige
|
VHDL - Program simulieren
Gast
#3007641
Hallo, Ich habe leider keine Ahnung von VHDL müste aber ein Programm testen (die Ausgabe) wie komme ich am einfachsten zu der Ausgabe(Plot) von diesen Program?(wie kann ich es simulieren?) (http://fat-ak30.eas.iis.fraunhofer.de/vdalibs/automotive_vda/electrical_system/sources/iso_7637_2_sources/src/iso_7637_pulse1_12v.vhd)
Gast
#3007677
Testbench schreiben und simulieren... Allerdings dürfte dafür ein VHDL-AMS Simulator nötig sein... http://en.m.wikipedia.org/wiki/VHDL-AMS
Gast
#3007738
Ich habe diesen hier verwendet http://www.theoinf.tu-ilmenau.de/~twangl/VHDL-AMS_online_en/download.html und bekomme Fehlermeldungen a la: Cannot save/load file "C:\Program Files (x86)\Hamster\Lib\\ieee\electrical_systems_pack\electrical_systems.packa ge_bin" Unknown identifier "electrical" Error : Syntax error: Unexpected entry: ; Error : Compile/link failed because of 9 errors <Sun Jan 20 19:23:05 2013 >
Gast
#3007961
Du versuchst Bibliotheken einzubinden, die nicht da sind.
Gast
#3008005
Kann ich die File nur mit den Programm von Mentor öffnen? Die Demo Version sagt gleich das sie veraltet ist, aber ist die die mir dort angeboten wurde. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
