Gast
#3010291
Hi Leute, ich hab mal eine kurze Frage vielleicht hat ja jmd von euch Erfahrung damit. Ich verwende in einem meiner Projekte einen Spartan Lx75 mit 95% Pinauslastung. Aufgrund der hohen Auslastung musste ich eine Quasiclock auf einen normalen IO-Pin legen und konnte keinen speziellen Globalclockpin verwenden. Diese Quasiclock muss etwa 5 Register in der Größe von 8 - 16 Bit und einen 8x2048 Fifo-core von xilinx treiben. Und das ganze mit einem Takt von 125 Mhz. Mit dem Ucf-Eintrag "not dedicated Clockroute" komm ich auch durch die Synthese und Place&Route, hab bzw. kann das ganze aber noch nicht praktisch testen, da die Platine noch nicht gefertig wurde. Nun meine Frage hat jmd mit solche Konstrukten Erfahrung, was kann ich machen falls es nicht funktioniert... gibts da irgendwelche Tricks?? Die Pins anders zuweisen funktioniert leider nicht in der IO-Bank werden alle anderen ClockPins von nem MIG-Interface verwendet und können somit nicht umgelegt werden und die IO-Bank ist zu 100% ausgelastet. Auch das ganze Modul einer anderen Bank zuweisen ist durch die 95 % nicht möglich (hab ich schon versucht). Bevor ich mich wenns nicht funktioniert an ein Redesign mit nem größeren Spartan mit mehr Pins setzte, wollte ich mal gucken ob es nicht andere Wege gibt. Irgendwie sowas mit wesentlich schnellerem Takt vllt die Quasiclock abtasten und damit ne saubere Glock generieren...?? mfg