Verilog befehle

Hallo zusammen,
ich versuche gerade mir Verilog beizubringen. Ich bin auf diese 2 
Befehle gestossen die ich mir leider nicht erklären (ergooglen) kann.

--> always @(*) begin --> always ist mir bekann, was bedeutet das dadrin 
enthaltene stern?
--> assign #4 ..... --> was bedeutet hier die raute?

vielen Dank!