Forum: FPGA, VHDL & Co. Network has an Antenna

von Markus (Gast)

21.02.2013 13:57

Lesenswert?

•

Hallo,

ich bekomme folgende Fehlermeldung (Xilinx, ISE 13.4). wenn ich versuche 
von meinem VHDL-Design zu kompilieren

PhysDesignRules:798 - The network
 <INST_DDR2/INST_ddr2_top_0/INST_mem_if_top/INST_phy_top/INST_phy_io/gen_ 
dq[48].INST_iob_dq/stg2b_out_rise>  has an antenna. Routing is 
incomplete.

das passiert im Schritt "Generate Programming file".

Das heisst doch, dass dieses Signal nicht komplett geroutet werden 
konnte.

In einem anderen Forum habe ich zu einem ähnlichen Problem gelesen, dass 
man diesen error Benachrichtigung einfach ignorieren/ausschalten soll 
und das kein weiteres Problem darstellt.

Hier handelt es sich allerdings um ein Signal das zum DDR gehört.

Hatte schon mal jemand diesen error und kann man den wirklich einfach 
ignorieren?

Wenn nicht, welche Möglichkeiten gibt es das Problem zu beheben?

Danke.
Markus