Hi, ist es besser, Leitungen wie folgt zu definieren
1 | |
statt
1 | |
Es ist zu merken, bei der letzteren "test_data" im Simulator auch nach [0:31] dargestellt ist. Gruss Owen
|
Anzeige
|
wire Definition in VerilogHi, ist es besser, Leitungen wie folgt zu definieren
statt
Es ist zu merken, bei der letzteren "test_data" im Simulator auch nach [0:31] dargestellt ist. Gruss Owen
Gast
#3071735
Für mich ist das erste intuitiver und deswegen mach ich das sorum aber generell ist das ja nur eine bezeichnungsfrage Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|